• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft ein Verfahren zum Herstellen einer mit ElektronikbauelementenbestückbarenLeiterplatte, mit den Schritten:- Auftragen einer einem Leiterbahnverlauf(12, 16, 20) entsprechenden elektrisch leitenden Bemusterung einer Schichtdicke < 100 Mikrometernaus einer metallhaltigen Paste auf ein nicht leitendes Trägersubstrat(10) mittels eines Siebdruckverfahrens,- Auffüllen derdurch den Leiterbahnverlauf bestimmten nicht leitenden Zwischenräume in derBemusterung durch Auftragen eines Füllmaterials (14, 18, 22) mitder Schichtdicke, insbesondere mittels eines Siebdruckverfahrens,-selektives Auftragen eines isolierenden und/oder Lötfluss stoppendenMaskierungsmaterials (24), insbesondere mittels eines Siebdruckverfahrens,auf die mit dem Füllmaterialzum Bilden einer i. w. vertiefungsfrei planen Oberfläche aufgefüllte Bemusterungzum Herstellen einer Lötstopmaske,wobeidas Füllmaterialso ausgewähltist, dass dieses sowohl auf dem Trägersubstrat als auch auf demMaskierungsmaterial haftet.
    公开号:DE102004016205A1
    申请号:DE200410016205
    申请日:2004-03-30
    公开日:2005-10-27
    发明作者:Thomas Hartl；Paul-Heinz Dr. Wagner
    申请人:Sefar AG；
    IPC主号:H05K1-09
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren zum Herstellen einermit Elektronikbauelementen bestückbarenLeiterplatte sowie eine derartige, nach einem solchen Verfahrenhergestellte Leiterplatte.
    [0002] SeitJahrzehnten werden zur Realisierung von Elektronikschaltungen allerArt Leiterplatten eingesetzt, wobei diese aus einem Trägermaterial(Substrat) bestehen, welches, ein- oder mehrlagig, eine Bemusterung inForm eines metallischen Leiterbahnverlaufes trägt, auf welchem wiederum, typischerweisedurch ein Lötverfahren,dann geeignete elektronische Bauelemente kontaktiert werden. Dabeiist es etablierte Herstellungspraxis, diese Bemusterung mittelseiner insbesondere photolithographisch aufgebrachten Ätzmaskedergestalt zu realisieren, dass eine durchgängige, plane Metallschicht(typischerweise Kupfer) auf dem Substrat im Bereich des vorgesehenenLeiterbahnverlaufs mit einer Ätzstopmaskierungversehen wird, nach dem Aufbringen und ggf. Fixieren dieser Maskierungdann die verbleibenden (d. h. freiliegenden) Bereiche der Metallbeschichtung mittelseines Ätzverfahrensentfernt werden und somit nach dem Abtragen der Ätzstopschicht die Bemusterungzur weiteren Bestückungund zum Verlötenverbleibt.
    [0003] DerartigeVerfahren werden fürLeiterplatten bzw. beschichtete Substrate praktisch aller Größenordnungeneingesetzt, von großformatigenLeiterplatten der Rundfunk- und Leistungselektronik mit weitgehenddiskreten, oftmals manuell bestückten Bauelementenbis zu SMD-Leiterplatten und Anordnungen der Hochfrequenz- und/oderMikroelektronik, wo Substrate bestimmter Dielektrizitätswerteeingesetzt werden und/oder Leiterbahnlängen und -dicken aus Frequenzgründen bereitskritische Abmessungen aufweisen.
    [0004] Allerdingssind derartige, als gattungsbildend vorausgesetzte Herstellungsverfahren,bedingt durch die verschiedenen Schritte und die dafür erforderlichen,jeweils spezialisiert vorgesehenen Vorrichtungen, aufwendig, undzwar sowohl im Hinblick auf die notwendigen Investitionen, als auchdie Bearbeitungszeit. Hinzu kommt, dass Ätzverfahren umweltbelastendsind und dadurch zunehmend in der öffentlichen Kritik stehen.
    [0005] Aufgabeder vorliegenden Erfindung ist es daher, ein Verfahren zum Herstellenelektronischer Leiterplatten zu schaffen, welches die genannten Nachteile überwindet,insbesondere im Hinblick auf Zeitaufwand für die Produktion und Investitionin Herstellungsanlagen vereinfacht bzw. verbilligt ist und zusätzlich dasEntstehen schädlicherUmweltbelastung, wie etwa durch Säurebäder od. dgl., vermeidet.
    [0006] DieAufgabe wird durch das Verfahren mit den Merkmalen des Hauptanspruchssowie durch die Leiterplatte nach dem unabhängigen Patentanspruch 11 gelöst; vorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
    [0007] Inerfindungsgemäß vorteilhafterWeise wird die Bemusterung nicht durch Herausätzen aus des Leiterbahnverlaufsaus einer vollflächigen,elektrisch leitenden Beschichtung erzeugt, sondern durch (bezogenauf die Flächelokal begrenztes) Aufdrucken der Bemusterung entsprechend dem tatsächlichen Leiterbahnverlaufunmittelbar auf das Trägersubstrat.
    [0008] Zusätzlich wirdgemäß der Erfindungeine vertiefungsfreie, plane Oberfläche dadurch erzeugt, dass nebender Bemusterung in die durch den Leiterbahnauftrag erzeugten Zwischenräume einelektrisch nicht leitendes Füllmaterialgebracht wird, und zwar in derselben Schichtdicke wie die Dickeder elektrisch leitenden Bemusterung. Insoweit steht damit dann für weitereSchichtaufträgeeine homogene, weitgehend ebene Oberfläche zur Verfügung.
    [0009] Gemäß einerbevorzugten Ausführungsform derErfindung erfolgt dann die Beschichtung dieser homogenen Oberfläche durchdie erfindungsgemäß vorgeseheneLötstopmaske,so dass damit in einfacher Weise und durch lediglich drei Prozessschritte, welchezudem weiterbildungsgemäß sämtlichstals Siebdruckvorgängerealisiert sind, eine einlagige Leiterplatte hergestellt werdenkann.
    [0010] Dabeiist es im Rahmen der Erfindung von Bedeutung, dass das Füllmaterial,welches im aufgebrachten Zustand der Bemusterung benachbart, für eine Homogenisierungder Leiterbahnstruktur sorgt, aus einem Material gewählt ist,welches einerseits eine günstigeHaftung auf dem unterliegenden Trägersubstrat ermöglicht,andererseits jedoch zusätzlichauch eine gute Verbindung mit dem Maskierungsmaterial herstellt.
    [0011] Gemäß einerbevorzugten Ausführungsform derErfindung wird dies dadurch gelöst,dass fürdas Füllmaterialund das Maskierungsmaterial derselbe Werkstoff verwendet wird, sodass insoweit das Herstellungsverfahren weiter vereinfacht werdenkann.
    [0012] Auchliegt es im Rahmen einer bevorzugten Weiterbildung der Erfindung,zur Realisierung der elektrisch leitenden Bemusterung eine Kupferleitpasteoder ein (weiter bevorzugt thermisch härtbares) Gemisch zu verwenden,welches Metall sowie ein Harz und/oder einen Kunststoff enthält. Aufdiese Weise lassen sich dann nicht nur, durch geeignete Gestaltungvon Schichtdicke und Leiterbahnbreite, die Leitwerte der entstehendenLeitungsstruktur optimieren, auch kann insbesondere auf beliebigeandere vorgegebene Schaltungsparameter einfach reagiert werden.
    [0013] Dieweiterbildungsgemäß vorgesehenethermische Härtbarkeit,bevorzugt sämtlicheraufzudruckender Materialien, sorgt zudem dafür, dass durch einfache Infrarotbestrahlungod. dgl. Wärmebehandlungdie entstehende Struktur schnell und zuverlässig dauerhaft ausgehärtet unddamit fixiert werden kann.
    [0014] Während prinzipielljede dünneleitende Bemusterung von der vorliegenden Erfindung umfasst ist,hat es sich jedoch in der Praxis als besonders geeignet herausgestellt,eine Schichtdicke zwischen ca. 18 und ca. 70 μm für die Bemusterung zu realisieren, wobeiweiterbildungsgemäß hierfür dann Leitfähigkeitenim Bereich zwischen 3 und 7 mOhm × cm günstig sind.
    [0015] Auchist die vorliegende Erfindung nicht auf einschichtige Leiterbasisstrukturenbeschränkt;vielmehr eignet sich gerade die im Rahmen der vorliegenden Erfindungeinfach erzeugte plane Oberfläche dafür, ggf.unter Zwischenschaltung geeigneter Isolationsschichten sogenannteMultilayer-Strukturen aufzubauen, d. h. Anordnungen aus einer Mehrzahl übereinanderangeordneter und typischerweise selektiv miteinander kontaktierterLeiterbahn-Bemusterungen. Gerade die Multilayer-Technologie stellt nämlich inder herkömmlichenPlatinenproduktion besondere Anforderungen an die Produktion, unddas vorliegende erfindungsgemäße Verfahren überwindetdiese prinzipbedingten Schwierigkeiten mit besonderer Einfachheitund Eleganz.
    [0016] Einbesonderer Vorteil der vorliegenden Erfindung liegt zudem darin,dass gekrümmteoder auf andere Weise nicht-plane Substratoberflächen in einfacher und zuverlässiger Weisemit einer Leiterbahnstruktur versehen werden können. Auch dies bereitet beitraditionellen Belichtungs- und Ätzprozessentypischerweise großeSchwierigkeiten, während,durch entsprechendes Vorsehen einer geeigneten Siebdruckanordnung,prinzipiell beliebige siebdruckfähigeOberflächenformender vorliegenden Erfindung zur Ausbildung von elektrisch leitendenBemusterungen zugänglichsind.
    [0017] Schließlich liegtes im Rahmen der vorliegenden Erfindung, die im Rahmen der obenliegenden Lötstopmaskefreiliegenden, zu kontaktierenden Leiterbahnabschnitte durch Versilbernoder Vergolden geeignet zu vergüten.Insbesondere fürHochfrequenzanwendungen oder andere leitwert- bzw. kontaktkritischeAnwendungen dürftediese zusätzliche Maßnahme sinnvollsein, und auch generell liegt es im Rahmen der erfindungsgemäßen Weiterbildungen,durch galvanische od. dgl. Maßnahmen(etwa auch mit Kupfer oder Zinn) die elektrische Kontakt- bzw. Oberflächengüte zu verbessern.
    [0018] Während dasVerfahrenserzeugnis der vorliegenden Erfindung, nämlich dienach der Erfindung produzierte Leiterplatte, prinzipiell für beliebigeelektronische Schaltungsanwendungen geeignet ist, bietet es sichim Rahmen der Erfindung besonders an, derartige Produkte für die SMD-Bestückung auszubilden.Es zeigt sich nämlich,dass gemäß der Erfindunghergestellte Leiterplatten in besonders einfacher Weise in automatischeFertigungsanlagen für dasHerstellen bestückterund verlöteterLeiterplatten integrierbar sein sollten, so dass insoweit eine automatisierteVorrichtung zur Realisierung der vorliegenden Erfindung einer ansonstenbekannten SMD-Bestückungsanlageunmittelbar vorgeschaltet sein könnte.
    [0019] WeitereVorteile, Merkmale und Einzelheiten der Erfindung ergeben sich ausder nachfolgenden Beschreibung bevorzugter Ausführungsformen sowie anhand dereinzigen Figur; diese zeigt in
    [0020] 1 eineseitliche schematische Schnittansicht des durch das erfindungsgemäße Verfahren hergestelltenVerfahrensprodukts gemäß einerersten bevorzugten Ausführungsformals mehrlagige Leiterplatte.
    [0021] Inder 1 beschreibt das Bezugszeichen 10 einansonsten bekanntes Substrat-Basismaterial; typische, bekannte Werkstoffe,die hier geeignet eingesetzt werden können, sind beispielsweise FR1, FR 2, FR 3, FR 4, CEM 1, CEM 3, Polyimid, Polysulfon, Polyethersulfonoder Polypropylen.
    [0022] MittelsSiebdruck auf dieses Basismaterial-Substrat 10 aufgebrachtist eine Bemusterung 12, welche, in der gezeigten Querschnittsansichtdurch die Unterbrechungen angedeutet, eine Leiterbahnstruktur ausbildetund durch Siebdrucken einer lötfähigen Leitpastemit einer Dicke zwischen 18 und 70 μm realisiert ist. Im konkretenFall wurde die Kupferleitpaste ASAHI ACP-051 als Material für die Bemusterung 12 aufein FR 4-Basismaterial 10 gedruckt.
    [0023] AlsnächstenSchritt wurden dann die Zwischenräume zwischen den Leiterbahnender Bemusterung 12 durch Siebdrucken mit einem Lötstoplack TAMURAUSR 2G, bezeichnet durch das Bezugszeichen 14, aufgefüllt, wobeiebenfalls eine (der Bemusterung 12 entsprechende) Schichtdickeim Bereich zwischen 18 und 70 μmgewähltwurde, so dass oberhalb der ersten, durch zweifache aufeinanderfolgendeSiebdruckschritte entstandenen Beschichtungslage 12, 14 eineplane Oberflächeentsteht.
    [0024] DieseSchritte werden füreine darauffolgende Lage wiederholt, und zwar wird wiederum eineBemusterung 16 aus der vorgenannten lötfähigen Leitpaste auf die ebeneOberfläche aufgetragen,und die darin gebildeten Zwischenräume durch den Lötstoplackals Füllmaterial 18 aufgefüllt. Wiederumerhält dieseLage durch diese Maßnahmeeine plane, weitgehend ebene obere Oberfläche.
    [0025] Ineinem weiteren Siebdruckschritt wird eine dritte Leiterbahnschicht(Bemusterung) 20 aufgebracht. Die verwendete Schichtdickeentspricht den vorgenannten Schichtdicken. Auch hier erfolgt ein Auffüllen derZwischenräumedurch ein isolierendes Füllmaterial(etwa Lötstoplackoder Isolationslack), bezeichnet durch das Bezugszeichen 22.
    [0026] EineDeckschicht aus Lötstoplackals Lötstopmaske 24 bildetdie oberste Schicht der in 1 gezeigtenAnordnung. Diese weist eine Dicke im Bereich zwischen ca. 14 und20 μm aufund bildet an den unmaskierten Stellen (Öffnungsflächen) Kontaktbereiche 26 für die obersteLeiterbahnschicht 20 zum unmittelbaren Auflöten von Elektronikbauelementen, zumweiteren Vergütender Oberflächen-bzw. Kontaktqualitätdurch Versilbern oder Vergolden oder für andere Kontaktaufgaben aus.
    [0027] Aufdie so gebildete Struktur (je nach verwendetem Prozessverlauf erfolgteine Aushärtung dereinzelnen Schichten schichtweise oder gesamthaft) sind dann beliebigeTypen von Elektronikbauelementen durch gängige manuelle oder automatisierteLötverfahrenoder auf anderem Wege aufbringbar, wobei die vorliegende Erfindungsich insbesondere fürSMD-Technologienals besonders vorteilhaft herausgestellt hat.
    [0028] Gleichwohleignet sich die vorliegende Technologie nicht nur für Leiterplattenim klassischen Sinne, insbesondere ergeben sich als übliche Anwendungsgebieteauch der wachsende Markt der Sicherheitslabel auf Kleidungsstücken, derKontroll- und Identifizierungslabel für Logistik od. dgl. Anwendungen,die Realisierung von Telekommunikationsschaltungen (insbesondereauch Transponderschaltungen) auf planen oder gewölbten Oberflächen, ferner dasgroßseriengeeig neteHerstellen von aktiven Antennen, etwa für GPS-Syteme, oder aber dasAusbilden von LAN-Netzwerkschaltungen und -antennen auf Flächen wieetwa dem Gehäuseinnerenvon Druckern, Scannern usw.
    [0029] Insoweitist das beschriebene Ausführungsbeispielals exemplarisch zu verstehen, und etwa auch einlagige Anordnungenmit lediglich einer Bemusterungsschicht sind als günstig undbevorzugt anzusehen.
    权利要求:
    Claims (11)
    [1] Verfahren zum Herstellen einer mit ElektronikbauelementenbestückbarenLeiterplatte, mit den Schritten: – Auftragen einer einem Leiterbahnverlauf(12, 16, 20) entsprechenden, elektrischleitenden Bemusterung einer Schichtdicke < 100 Mikrometern aus einer metallhaltigenPaste auf ein nicht leitendes Trägersubstrat(10) mittels eines Siebdruckverfahrens, – Auffüllen derdurch den Leiterbahnverlauf bestimmten nicht leitenden Zwischenräume in derBemusterung durch Auftragen eines Füllmaterials (14, 18, 22) mitder Schichtdicke, insbesondere mittels eines Siebdruckverfahrens, – selektivesAuftragen eines isolierenden und/oder Lötfluss stoppenden Maskierungsmaterials(24), insbesondere mittels eines Siebdruckverfahrens, aufdie mit dem Füllmaterialzum Bilden einer i.w. vertiefungsfrei planen Oberfläche aufgefüllte Bemusterung,zum Herstellen einer Lötstopmaske, wobeidas Füllmaterialso ausgewähltist, dass dieses sowohl auf dem Trägersubstrat, als auch auf dem Maskierungsmaterialhaftet.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass als metallhaltige Paste eine Kupferleitpaste und/oder ein thermischhärtendesGemisch aus einem Metall sowie einem Harz und/oder Kunststoff gewählt wird.
    [3] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass die metallhaltige Paste so hergestellt ist, dass eine Leitfähigkeitder Bemusterung im Bereich zwischen 1 und 10 mOhm × cm, insbesonderezwischen 3 und 7 mOhm × cm,liegt.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass als Füllmaterialein Lötstop- und/oder Isolierlack,bevorzugt als Ein- oder Mehrkomponenten-Acrylat- oder Epoxydharz,verwendet wird.
    [5] Verfahren nach Anspruch 4, dadurch gekennzeichnet,dass das Füllmaterialthermisch härtend ausgebildetist.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,dass fürdas Füllmaterial (22)das selbe Material wie fürdas Maskierungsmaterial (24) verwendet wird.
    [7] Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,dass eine Schichtdicke der Bemusterung auf einen Bereich zwischen18 und 70 Mikrometern und/oder eine Schichtdicke der Lötstopmaskeauf einen Bereich zwischen 14 und 20 Mikrometern eingerichtet wird.
    [8] Verfahren nach einem der Ansprüche 1 bis 7, gekennzeichnetdurch das sukzessive Auftragen einer Bemusterung und Auffüllen vonZwischenräumen derselbenzum Herstellen einer eine Mehrzahl von aufeinanderliegenden Leiterbahnverläufen aufweisendenMehrlagen- bzw. Multilayer-Leiterplatte.
    [9] Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,dass als Trägersubstrat einegekrümmteOberflächezum Aufbringen der Bemusterung aufweisende Materialplatte verwendet wird.
    [10] Verfahren nach einem der Ansprüche 1 bis 9, gekennzeichnetdurch das Versilbern oder Vergolden von in der Lötstopmaske freiliegenden Kontaktabschnittender Bemusterung.
    [11] SMD-bestückbareLeiterplatte, hergestellt durch das Verfahren nach einem der Ansprüche 1 bis 10.
    类似技术:
    公开号 | 公开日 | 专利标题
    US4555414A|1985-11-26|Process for producing composite product having patterned metal layer
    US5461202A|1995-10-24|Flexible wiring board and its fabrication method
    Jillek et al.2005|Embedded components in printed circuit boards: a processing technology review
    US5369881A|1994-12-06|Method of forming circuit wiring pattern
    US4610756A|1986-09-09|Printed circuit board and process for its manufacture
    EP1087648B1|2009-07-08|Mehrzweckappretur für gedruckte Leiterplatten und Verfahren zur Herstellung solcher Platten
    US7293355B2|2007-11-13|Apparatus and method for making circuitized substrates in a continuous manner
    US4985601A|1991-01-15|Circuit boards with recessed traces
    EP1675175B1|2010-05-19|Leiterplatte
    US6291779B1|2001-09-18|Fine pitch circuitization with filled plated through holes
    US4629681A|1986-12-16|Method of manufacturing multilayer circuit board
    TWI248329B|2006-01-21|Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
    KR100598274B1|2006-07-07|저항 내장형 인쇄회로기판 및 그 제조 방법
    US5493075A|1996-02-20|Fine pitch solder formation on printed circuit board process and product
    US3934334A|1976-01-27|Method of fabricating metal printed wiring boards
    US4720324A|1988-01-19|Process for manufacturing printed circuit boards
    US6256866B1|2001-07-10|Polymer thick-film resistor printed on planar circuit board surface
    US5759417A|1998-06-02|Flexible circuit board and production method therefor
    EP0351034A2|1990-01-17|Verfahren und Film zur Herstellung von gedruckten Schaltungsplatten
    CN100413385C|2008-08-20|用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模
    TWI657729B|2019-04-21|印刷電路板中的通孔
    DE4125879C2|2000-07-27|Leiterplatten und Verfahren zu ihrer Herstellung
    US7038571B2|2006-05-02|Polymer thick film resistor, layout cell, and method
    US20040020690A1|2004-02-05|Via connector and method of making same
    TWI569699B|2017-02-01|印刷電路板及其製造方法
    同族专利:
    公开号 | 公开日
    EP1731007A1|2006-12-13|
    WO2005107349A1|2005-11-10|
    ES2346891T3|2010-10-21|
    AT471065T|2010-06-15|
    DE102004016205B4|2008-02-21|
    EP1731007B1|2010-06-09|
    DE502005009725D1|2010-07-22|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| OP8| Request for examination as to paragraph 44 patent law|
    2008-08-14| 8364| No opposition during term of opposition|
    2013-01-17| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20121002 |
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410016205|DE102004016205B4|2004-03-30|2004-03-30|Multilayer-Leiterplatte sowie Verfahren zum Herstellen einer solchen|DE200410016205| DE102004016205B4|2004-03-30|2004-03-30|Multilayer-Leiterplatte sowie Verfahren zum Herstellen einer solchen|
    PCT/EP2005/001493| WO2005107349A1|2004-03-30|2005-02-15|Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen|
    AT05715333T| AT471065T|2004-03-30|2005-02-15|Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen|
    DE200550009725| DE502005009725D1|2004-03-30|2005-02-15|Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen|
    ES05715333T| ES2346891T3|2004-03-30|2005-02-15|Placa de circuito impreso multicapa, asi como procedimiento para su fabricacion.|
    EP20050715333| EP1731007B1|2004-03-30|2005-02-15|Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen|
    [返回顶部]